Скачать 1.44 Mb.
|
1.4 Quartus II – система проектирования ПЛИСQuartus II (QII) — это система проектирования на ПЛИС Altera, подходящая для всех выпускаемых семейств микросхем Altera. Это именно система, т. к. она включает весь необходимый набор утилит, подпрограмм и настроек для полного создания проекта. [3] Все подпрограммы и утилиты QII можно разделить на группы согласно этапам выполнения проекта на ПЛИС, которые выглядят следующим образом: - создание файла проекта - анализ и синтез проекта - трассировка связей и размещение проекта - временной анализ при помощи утилиты Time Quest. При необходимости создание базы данных для передачи в другую САПР для моделирования - программирование конфигурационной памяти Рассмотрим некоторые этапы детальнее. 1.4.1 Создание файла проектаФайл проекта можно создавать на аппаратных языках, графическом редакторе и редакторе конечных автоматов. ![]() Рисунок 2. Файлы с описанием проекта Аппаратные языки, применимые для QII, VHDL (расширение файла *.vhd), Verilog (*.v) и System Verilog. [3] При создании проекта может быть использован любой язык из перечисленных выше. Текстовый редактор можно использовать любой, но тот, который встроен в QII, позволяет следующее:
Редактор памяти ROM. Очень удобная утилита для создания собственных табличных значений. Например, можно создать таблицу синусов (адрес — это аргумент функции, значение — это значение ячейки памяти) или смоделировать сигнал в оболочке Mathlab и полученные значения записать в таблицы памяти. Также такой редактор может пригодиться для записи устойчивых состояний при создании, например, модулятора. Значения можно записывать как в двоичном, так и в шестнад- цатеричном представлении. Записанные значения будут храниться в конфи- гурационной памяти или флешпамяти, если речь идет о CPLD. [3] Редактор конечных автоматов существует для создания автомата состояний с назначением условий перехода в графическом виде (графами) с возможностью последующего преобразования в HDL язык (любой) для воз- можности просмотра реализации вашего автомата. Основное окно проекта кроме отображения самого проекта содержит навигатор проекта, в котором описана иерархия файлов проекта и список используемых библиотек, символов и файлов, а также окно состояния компиляции (синтеза) проекта и окно сообщения ошибок и предупреждений. Анализ и синтез Синтез — это процесс создания проекта с учетом особенностей микросхемы (ОЗУ, DSP-блоков, логики) для просмотра использования ресурсов на раннем этапе. Реальное использование ресурсов матрицы будет видно только после компиляции. Цифры, показанные в синтезе, могут отли- чаться до 20–30 %. Для того, чтобы оценить правильно ли выполнена поведенческая модель проекта после синтеза в Quartus II, можно просмотреть временные диаграммы без учета трассировочных особенностей, хотя можно задать и режим симуляции с привязкой ко времени. Установки - это такие глобальные настройки, как:
![]() С помощью анализатора мощности можно получить приблизительное вычисление потребления мощности по результатам синтеза (с задачей тактовой частоты и параметра, типа микросхемы, использования логических элементов). Также существует отдельный калькулятор мощности в оболочке Excel для предварительной оценки ее потребления еще до выхода версии QII, поддерживающей эту функцию в новых семействах. Однако точность такого предварительного вычислении 50% называется эта утилита «Ранний оценщик мощности». На этапе синтеза можно оптимизировать лист связей двумя способами: 1) получить после синтеза файл в гра- фическом редакторе RTL-Viewer, отредактировать его и снова отпра- вить на синтез 2) с помощью Gate-level оптимизации можно осуществлять временное выравнивание между регистрами внутри матрицы, к примеру, время прохождения сигнала между регист- рами R1 и Rn, равное 15 нс, выравни- вается по соотношению 15/n. Компиляция В САПР QII существует два типа компиляции:
![]() Рисунок 4. Полная и инкрементальная компиляции Перед запуском компиляции проекта необходимо выполнить настройки (assigments). Pin Planer - утилита, позволяющая назначать сигналы на физические выводы микросхемы. Их можно назначить как жестко привязанные так и перебрасываемые по определенным правилам (в пределах банка) для улучшения результатов трассировки. [3] ![]() Тут-же назначаются группы связей, например это шина, которую необходимо выровнять (при этом в группе можно назначать невыровненными, к примеру, старшие разряды для улучшения результатов трассировки). Выводы в Pin Planer разделяются формой и цветом для обозначения:
Назначать выводы можно перетаскиванием из нижнего окна списка сигналов. Практически всегда трассировку кристалла нужно согласовывать с трcсировкой печатной платы (что-то получается в плате, но не получается в матрице, и наоборот). Поэтому для трассировки плат Альтера рекомендует пользоваться пакетом от компании Ментор-Графикс. Этот пакет работает с нет-листом, переданным от САПР QII. При этом значительно упрощается создание символа посадочного места корпуса, т. к. в Mentors Graphycs уже имеется распиновка ПЛИС Альтера. Для установок трассирования все чаще применяют TCL-скрипты. TCL-скрипт на более низком уровне описывает конструкцию, которую вы выбираете для интерпретации функционального поведения, описанного на языке HDL. [3] Chip Planer — утилита, позволяющая просматривать топологию микросхемы и редактировать ее поле трассировки. Она применима в таких случаях:
Прибегать к корректировке в Chip Planer рекомендуется лишь опытным инженерам, имеющим достаточный опыт работы с ПЛИС. Временное моделирование Временное моделирование производится с помощью прилагаемого (входящего в комплект пакета QII) программного продукта Model Sim от Mentors Graphycs, который поставляется в зависимости от вида лицензии — с ограничением общего размера моделируемого кода (Starter Edition) и без него (Altera Edition). Однако следует помнить, что ни одна из поставляемых вместе с QII версий Model Sim не поддерживает моделирование программ, написанных на 2-х языках одновременно (двуязычие). Такое возможно лишь при использовании версии Model Sim SE с соответствующей лицензией от Mentors Graphycs. При установке версии SE создавать и отлаживать проекты становится возможным непосредсвенно в самой среде Model Sim и лишь потом передавать их в QII для привязки к конкретному корпусу ПЛИС. Но об этом, как и об использовании утилиты Nativlink, поговорим в следующих статьях этого цикла. В разрезе моделирования стоит также упомянуть Signal Tab. Эта утилита представляет собой внутренний цифровой анализатор. Она забирает ресурс памяти и логики в ПЛИС и записывает туда сигналы ее работы, которые потом отражаются в виде диаграмм, однако нельзя посмотреть тактовый сигнал. [3] Программирование конфигурационной памяти или флеш CPLD Программирование проверенного в симуляторе проекта осуществляется тут же в QII при помощи утилиты Programmer ![]() Перед началом программирования необходимо выбрать средство из предлагаемых, нажав кнопку Hardware Setup. Альтера предлагает различные инструменты для программирования: через USB-порт (USB-Blaster) и через порт Ethernet (Ethernet Blaster). Поддерживаемый ранее программатор через LPT-порт (ByteBlaster) сейчас снят с производства. Перед стартом прожига следует не забыть включить опцию Program/Configure, поставив галочку в соответствующей колонке. На этом можно завершить краткий обзор работы в среде QII, хотя за ее пределами осталось множество деталей, зачастую оказывающихся очень важными, но перечислить их все невозможно в рамках диплома. На рис. 7 представлено окно QII с изображением нашего проекта ПЛИС. ![]() Рисунок 7. Проект ПЛИС ячейки информационного обмена ![]() Рисунок 8. Узел PIOX в проекте ПЛИС ячейки информационного обмена |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Федеральное государственное автономное образовательное учреждение высшего профессионального образования |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... «Формирования и реализация инновационной политики коалиционного правительства Великобритании» |
![]() |
Правительство Российской Федерации федеральное государственное автономное... Маркетинговый план для усиления конкурентоспособности компании «Прогноз» 53 |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Регрессионный анализ влияния макрофакторов на показатели банковской деятельности 21 |
![]() |
Правительство Российской Федерации Федеральное государственное автономное... Зона свободной торговли асеан – Австралия и Новая Зеландия |
Поиск |