1. Показать развитие и классификацию однопроцессорных архитектур Архитектура общая функциональная и структурная организация машины, определяющая методы
|
Скачать 0.99 Mb.
|
|
AVX – расширение системы команд х86 для микропроцессоров с новой микроархитектурой Intel Sandy Bridge и процессоров AMD Bulldozer. Представляет различные улучшения, новые инструкции и новую схему кодирования машинных кодов. Размер векторных регистров SIMD увеличивается с 128-ми до 256 бит. Существующие 128-битные инструкции будут использовать только младшую половину новых YMM-регистров. Набор инструкций AVX позволяет использовать любую двухоперандную инструкцию ХММ в трехоперандном виде без модификации 2-х регистров-источников, с отдельным регистром для результата. Добавлены инструкции с количеством операндов, более трех. Новая система кодирования машинных кодов VEX предоставляет новый набор префиксов кода, которые расширяют пространство возможных машинных кодов. 43. Особенности архитектуры процессоров x86-64 процессор, построенный на основе х86-64, может безо всяких проблем исполнять существующие 32-битные приложения, Причем, эти приложения могут выполняться без каких бы то ни было потерь в производительности. Существующие в х86 регистры общего назначения расширены с 32 до 64 бит и к ним добавлены еще 8 новых 64 разрядных регистров. В 64-битном режиме обеспечивается поддержка: - 64-битных виртуальных адресов; - 8 новых и расширенных 64-битных регистров общего назначения; - 64-битного указателя инструкций RIP; - сплошного адресного пространства с единым пространством для инструкций, данных и стека. - 64-битных арифметических и логических операций над целыми числами. AMD64 архитектура AMD64 предполагает поддержку процессорами 2-х режимов: Long Mode («длинный» режим), имеющего два подрежима – 64-битный режим и Compatibility mode (режим совместимости), и Legacy Mode (наследственный режим). Что они собой представляют, можно понять из табл. 2.2. Итак, в 64-битном режиме обеспечивается поддержка:
Данный режим снимает ограничение в размерности адресного пространства оперативной памяти, которое в современных 32-разрядных х86 системах составляет 232 = 4 Гбайт. Для адресации новых регистров в команды введены так называемые «префиксы расширения регистра», кодирование которых осуществляется кодами, использующимися для команд INC <�регистр> и DEC <�регистр> в 32- и 16-битных режимах. Команды INC и DEC в 64-битном режиме должны кодироваться в более общей, двухбайтовой форме. Intel 64 Архитектура Intel 64 (технология EM64T) в сочетании с соответствующим программным обеспечением поддерживает работу 64-разрядных приложений на серверах, рабочих станциях, настольных ПК и ноутбуках. Она, как и х86-64 от AMD, реализует 64-разрядное расширение регистров, те же режимы работы процессора, ту же программную совместимость с 16- и 32-битными приложениями, а главное – эта технология расширяет адресное пространство виртуальной и физической памяти. Архитектура Intel 64 поддерживает следующие возможности:
  45. Форматы команд RISC процессора Все команды имеют длину 32 разряда и могут быть 3-х форматов: - КОП (6); RS (5); Rt (5); I (16),где КОП(6) – поле кода операции, содержащее 6 разрядов; RS(5), Rt(5) — поля адресов регистров (по 5 разрядов); I(16) – 16-разрядный непосредственный операнд. - КОП (6); RS (5); Rt (5); Rk (5). - отличается от 2-го формата наличием дополнительного 32-разрядного командного слова, в котором для различных кодов операций могут находиться 32-разрядные непосредственный операнд, смещение или адрес перехода. Архитектура определяет операции регистр – регистр для всех команд обработки. Источником данных являются встроенные регистры или непосредственные операнды. Трехрегистровый формат команд позволяет отличать регистр результатов от 2-х регистров – источников, позволяя использовать их в других командах. Данные пересылаются между памятью и регистрами только специальными командами загрузки/ сохранения. Адреса памяти формируются с использованием базового регистра и смещения. 46. Особенности системы команд IA-64 IA-64 реализует EPIC-концепцию. Представляет собой передовую архитектуру, использующую длинные слова команд, предикаты команд, устранение ветвлений, предварительную загрузку данных и другие ухищрения для того, чтобы «извлечь больше параллелизма» из кода программ. Команды IA-64 можно подразделить: команды работы со стеком регистров (например, alloc); целочисленные команды; команды сравнения и работы с предикатами; команды доступа в память; команды перехода; мультимедийные команды; команды пересылок между регистрами; команды выполнения операций над строками и подсчет числа единиц в слове; команды работы с плавающей запятой. Целочисленные команды IA-64 включают арифметические операции, операции над битами и сдвиги, а также 32-разрядные операции. Команда умножения целых чисел в регистрах общего назначения отсутствует; для перемножения необходима пересылка целых в регистры с плавающей запятой и применение операции умножения, выполняемой в функциональном исполнительном устройстве вещественного типа. 47. Формат команд IA-64 и структура пакета инструкций Формат команд IA-64 содержит 41 разряд и имеет фиксированную длину. Поле КОП занимает 14 разрядов, под адрес 64 предикатных регистров (PR) отводится 6 разрядов, три 7-битных поля используются для адресации 128 регистров общего назначения (GR) или регистров с плавающей точкой (FR). Большинство целочисленных команд трехадресные, а их аргументы находятся в регистрах, однако встречается и литеральное (символьное) представление аргументов. Команды в формате IA-64 упакованы по три в 128-битный LIW (long instruction word) пакет. В каждый пакет при трансляции компилятор помещает шаблон, который размещается в 5-битовом поле Т . Шаблон пакета указывает не только на то, какие команды в пакете могут выполняться независимо, но и какие команды из следующего пакета могут выполняться параллельно. Команды в пакетах не обязательно должны быть расположены в том же порядке, что и в машинном коде, и могут принадлежать к различным путям ветвления. Компилятор может также помещать в один пакет зависимые и независимые команды, поскольку возможность параллельного выполнения определяется шаблоном пакета.   48. Характеристики системы прерыванияДля оценки эффективности систем прерывания используются следующие характеристики: 1.Общее число запросов прерывания (входов в систему прерывания) 2.Время реакции — время между появлением запроса прерывания и моментом прерывания текущей программы. Время реакции зависит от того, в какой момент допустимо прерывание. Большей частью прерывание допускается после окончания текущей команды. В этом случае время реакции определяется в основном длительностью выполнения команды Это время реакции может оказаться недопустимо большим для ЭВМ, предназначенных для работы в реальном масштабе времени. В таких машинах часто допускается прерывание после любого такта выполнения команды (микрокоманды). Однако при этом возрастает количество информации, подлежащей запоминанию и восстановлению при переключении программ, так как в этом случае необходимо сохранять также и состояние счетчика тактов, регистра кода операции и некоторых других узлов. Такая организация прерывания возможна только в машинах с быстродействующей сверхоперативной памятью. 3.Затраты времени на переключение программ (издержки прерывания) равны суммарному расходу времени на запоминание и восстановление состояния программы 4.Глубина прерывания – максимальное число программ, которые могут прерывать друг друга 49. Программно-управляемый приоритет прерывающих программ Относительная степень важности программ, их частота повторения, относительная степень срочности в ходе вычислительного процесса могут меняться, требуя установления новых приоритетных отношений. Поэтому во многих случаях приоритет между прерывающими программами не может быть зафиксирован раз и навсегда. Необходимо иметь возможность изменять по мере необходимости приоритетные соотношения программным путем. Приоритет между прерывающими программами должен быть динамичным, т. е. программно управляемым. Применяется способ маскирования прерываний. Маска прерывания представляет собой двоичный код, разряды которого поставлены в соответствие запросам или классам (уровням) прерывания. Маска загружается командой программы в регистр маски. Состояние 1 в данном разряде регистра маски разрешает, а состояние 0 запрещает прерывание текущей программы от соответствующего запроса. Программа, изменяя маску в регистре маски, может устанавливать произвольные приоритетные соотношения между программами без перекоммутации линий, по которым поступают запросы прерывания. Каждая прерывающая программа может установить свою маску. При формировании маски 1 устанавливаются в разряды, соответствующие запросам с более высоким, чем у данной программы, приоритетом. Схемы «И» выделяют поступившие незамаскированные запросы прерывания, из которых специальная схема выделяет наиболее приоритетный запрос, формирует код его номера и вырабатывает основной сигнал прерывания. 50. Логическая организация центрального процессора ЭВМ Центральный процессор(ЦП) — основное устройство ЭВМ, которое наряду с обработкой данных выполняет функции управления системой: инициирование ввода-вывода, обработку системных событий, управление доступом к основной памяти и др. Структурная организация ЦП определяется функционально-логической организацией, микроархитектурой и требованиями к технико-экономическим показателям. Логическую структуру ЦП представляет ряд функциональных средств: средства обработки, средства управления системой и программой (центральное устройство управления), локальная память, буферная память (кэш-память L1, L2), средства управления вводом-выводом и памятью, системные средства. Средства обработки обеспечивают выполнение операций над данными с фиксированной (целочисленные данные) и плавающей точкой, векторными данными, полями переменной длины и др. Локальная память состоит из регистров общего назначения, регистров данных с плавающей точкой, управляющих регистров и др.. К средствам управления памятью относятся средства управления доступом к ОП и предвыборкой команд и данных. Буферная память включает в себя кэш-память команд и данных первого (L1) и второго (L2) уровней. Средства инициализации ввода-вывода обеспечивают активизацию контроллеров (каналов) периферийных устройств. К системным средствам относятся средства службы времени: часы астрономического времени, таймер, коммутатор и т. д. Существует обязательный (стандартный) минимальный набор функциональных средств для каждого типа центрального процессора. Он включает в себя регистры общего назначения, средства выполнения стандартного набора операций и средства управления вычислительным процессом. Конкретная реализация ЦП может различаться составом средств, способом их реализации, техническими параметрами. 51. Функции центрального устройства управления процессора ЭВМ Центральное устройство управления (ЦУУ) – это комплекс средств автоматического управления процессом передачи и обработки информации. ЦУУ вырабатывает управляющие сигналы (УС), необходимые для выполнения всех операций, предусмотренных системой команд, а также координирует работу всех узлов и блоков ЭВМ. В связи с этим можно считать ЦУУ преобразователем первичной командной информации, представленной программой решения задачи, во вторичную командную информацию, представляемую управляющими сигналами. Функции: - выборка из памяти кода очередной команды; - расшифровка кода операции и признаков выбранной команды; - выборка операндов и выполнения машинной операции; - обеспечение прерываний при выполнении команд; - формирование адреса следующей команды; - учет состояний других устройств машины; - инициализация работы контроллеров (каналов) ввода-вывода; - организация контроля работоспособности ЭВМ. 52. Классификация методов построения ЦУУ процессора По общей организации управление может быть центральным, распределенным и смешанным. В первом случае в блоке управления ЦУУ вырабатываются все УС для всех команд, выполняемых процессором ЭВМ. Во втором случае операционные и другие устройства процессора имеют собственные блоки местного управления. В последнем случае ЦУУ вырабатывает сигналы для запуска в работу блоков местного управления. По способу синхронизации: - синхронного типа, в которых время цикла может быть постоянным или переменным; - асинхронного типа, в которых продолжительность цикла определяется фактическими затратами времени на выполнение каждой операции. В этом случае необходимо вырабатывать сигналы об окончании операции; - смешанного типа, где частично реализуются оба предыдущих принципа организации циклов. По принципу формирования и развертывания временной последовательности УС: - аппаратного типа; - микропрограммного типа. |
Похожие:
 |
1. Показать развитие и классификацию однопроцессорных архитектур. 2 В чем суть матричного и векторно-конвейерного способов организации simd-архитектуры? 5 |
|
Столлингс В. Структурная организация и архитектура компьютерных систем. 5-е издание Гуров В. В. Архитектура микропроцессоров: Учебное пособие. – М интернет-Университет Информационных Технологий: бином. Лаборатория... |
 |
Конспект лекций Архитектурная организация процессора ЭВМ. Структура машинной команды. Способы адресации. Особенности архитектур микропроцессоров.... |
|
Тема Архитектура предприятия Исторические аспекты архитектуры предприятия.... Ения. Комплекс проектов совершенствования деятельности. Пути развития архитектуры предприятия. Типичные пользователи. Архитектура... |
|
Демографически-структурная теория и ее применение в изучении социально-экономической... Специальность 07. 00. 09 – историография, источниковедение и методы исторического исследования |
|
Правила эксплуатации машины Организация технического обслуживания... Путевые машины работают на открытом воздухе запыленность широкий диапазон изменений температуры частые нагрузки рабочих органов и... |
|
Руководство по формированию заявок на включение сведений о спортсменах... Положением о порядке включения сведений о спортсменах во всероссийскую классификацию по сноуборду и классификацию Международной федерации... |
|
Контрольные вопросы Темы для сообщений Структурная организация мк. Память и регистры мк. Ассемблер. Группа команд передачи данных |
|
Отчёт по производственной практики в депо Новокузнецк-Северный. «Структурная организация депо» Объектом прохождения практики является пто новокузнецк-Северный, организация работы пунктов технического обслуживания и текущего... |
|
Рограммирование на языке ассемблера и организация машины перевод... С38 Мини-эвм pdp-11: Программирование на языке ассемблера и организация машины: Пер с англ.— M.: Мир, 1984.—272 с., ил |
|
Курсовая работа это неотъемлемая часть самостоятельной работы студентов... Краткие сведения для выполнения курсовой работы по предмету «Структурная геология» |
|
Говоря в общем, можно заметить, что великая и ужасная сила электричества... Нормативная база, определяющая пути синусоидальных электрических сигналах частоты 50 Гц способна ввергнуть любого неофита в ужас... |
|
Конкурсная документация на проведение открытого конкурса по выбору... Ппо “Функциональная подсистема «Мобильные приложения Системы управления краудсорсингом»” [проект «Развитие краудсорсинговой инфраструктуры»... |
|
Управление ит-инфраструктурой Понятие «информационно-технологическая инфраструктура», связь с понятиями «архитектура предприятия», «архитектура информационной... |
|
Пояснительная записка Версия 4 от “22” октября 2005 года Архитектура программного обеспечения, электронное государство, стандартизация, профиль стандартов, стандартизованные спецификации,... |
|
Реферат удк 681 06 Пояснительная записка к курсовой работе содержит... Ключевые слова: архитектура предприятия, бизнес-процесс, бизнес-архитектура, бизнес-модель, модель предприятия |